Flip- flop, Counter dan Register

Laporan Praktikum

Eksperimen Elektronika

FLIP-FLOP, COUNTER & REGISTER

Oleh:

Nama      : Theresia Maryadi

Nim        : H211 09 264

       

JURUSAN FISIKA

FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM

UNIVERSITAS HASANUDDIN

MAKASSAR

2010

BAB I

PENDAHULUAN

A.    Latar Belakang

         Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara (latch) dimana bagian outputnya akan merespon input dengan cara mengunci nilai input yang diberikan atau mengingat input tersebut. Flip-flop juga adalah sebagai rangkaian untuk memori yang merupakan salah satu bagian yang penting dari sebuah computer.

         Ada dua macam memori yaitu memori tipe Non Volatile yang merupakan memori yang dapat menyimpan atau mengingat suatu informasi atau data untuk jangka waktu lama dan memori tipe Volatile yang merupakan memori yang dapat menyimpan informasi selama sambungan listrik tersambung. Memori tipe Volatile terdiri atas memori dinamik dan memori static. Flip-flop termasuk tipe memori statik.

         Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada flip-flop tersebut. Triger nya berupa sinyal logika 1 dan 0 yang kontinu. Ada 4 (empat) tipe Flip-flop yang dikenal yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR dan JK Flip-flop.

B.     Ruang Lingkup Percobaan

         Ruang lingkup percobaan ini meliputi penyusunan rangkaian berbagai tipe flip-flop RS, JK dan D, membuktikan sifat- sifat dasar dan tabel kebenaran dari setiap tipe dan membuat jenis counter dan register dari flip- flop.

C.    Tujuan Percobaan

1.      Mengerti sifat- sifat dasar flip- flop tipe RS dan tipe J-K.

2.      Membuat beberapa jenis counter dan register dari flip-m flop JK.

BAB II

TINJAUAN PUSTAKA

A.    Flip- flop

         Setiap sistem digital akan mempunyai bagian yang merupakan rangkaian kombinasi. Disamping itu dalam sistem digital juga pada umumnya  dipergunakan bagian rangkaian yang dapat mengingat keadaan keluarannya sebelumnya dan keluarannya untuk suatu kombinasi masukan tertentu juga tergantung atas keadaan keluarannya sebelum masukan itu dikenakan. Bagian rangkaian demikian disebut sebagai rangkaian berurut (sequential). Rangkaian logika berurut juga pada umumnya memakai rangkaian logika kombinasi, setidak-tidaknya pada rangkaian masukannya.

         Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak (synchro nous) dan tak-serempak (asynchronous). Dalam rangkaian serempak perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja. Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran daripada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada rangkaian tak-serempak berubah menurut perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian tak-serempak ini memakai unsur tundaan waktu pada lintasan umpan baliknya.

         Tundaan waktu ini biasanya diperoleh dari gerbang-gerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak stabil dan rangkaian mungkin mengalami kondisi berpacu (race condition) dimana satu perubahan masukan menyebabkan lebih dari satu perubahan keluaran. Karena kesulitan ini, dan juga karena pemakaiannya tidaklah seluas pemakaian rangkaian serempak, maka rangkaian tak-serempak tidak dibahas dalam buku ini dan di-cadangkan sebagai materi untuk pembahasan rangkaian logika lanjutan.

         Unsur pengingat (memory) yang paling umum dipakai pada rangkaian berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit (binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk komplemennya. Jadi, flip-flop, pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaimana informasi disimpan ke dalamnya, flip-flop dibedakan atas beberapa jenis, RS, JK, D dan T.

1.      RS flip- flop

      Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan yaitu  S (SET) yang dipakai untuk menyetel atau membuat keluaran flip-flop berkeadaan 1 dan R (RESET) yang dipakai untuk me-reset  atau membuat keluaran berkeadaan 0. Flipflop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND.

Gambar 2.1 Flip- flop SR dari Gerbang NOR & Tabel Kebenaran

      Untuk flip-flop dengan NOR, masukan R=S= 0 tidak mengubah keadaan keluaran, artinya keluaran Q dan Q tetap, ditunjukkan sebagai Q- dan Q- pada tabel kebenaran. Untuk kombinasi masukan R=S= 1, yang ditunjukkan dengan "-" pada pada kolom keluaran yang bersangkutan, keadaan keluaran tersebut tidak tentu.

      Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan NOR bila tegangan masukan rendah dianggap logik 1 dan tegangan masukan tinggi dianggap logik 0, artinya bila kita memakai logika negatif. Jadi tabel kebenaran untuk flip-flop dengan NAND dengan logika negatif akan tepat sama

dengan tabel kebenaran untuk flip-flop dengan NOR. Untuk keseragaman uraian,

maka yang umum dipakai untuk menyatakan kerja flip-flop RS adalah tabel kebenaran untuk rangkaian NOR.

Gambar 2.2 Flip- flop SR dari Gerbang NAND & Tabel Kebenaran

2.      JK flip- flop

      Flip- flop JK merupakan flip- flop universal dan penggunaannya luas, memiliki sifat dari semu flip- flop jenis lain. Pada masukan diberi label J dan K merupakan masukan data sedangkan keluaran Q dan Q merupakan komplementer biasa pada suatu flip- flop.

      Cara kerja dari flip- flop JK adalah sebagai berikut :

a.        Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.

b.      Pada saat J rendah dan K tinggi, maka flip- flop akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika flip- flop berada dalam keadaan reset atau Q berada pada keadaan rendah).

c.       Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).

d.      Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.

Clk     J        K	Q          Q	Catatan
0         x        x 1         0        0 1         0        1 1         1        0 1         1        1	Q          Q Q          Q 0            1 1            0 Q          Q	disable ingat reset set togel

Gambar 2.3 Flip- flop JK & Tabel Kebenaran

3.      D flip- flop

      Nama flip-flop ini berasal dari Delay. Flip-flop ini mempunyai hanya satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori dalam komputer. Pada umumnya flip-flop ini dilengkapi masukan penabuh. Keluaran flip- flop D akan mengikuti apapun keadaan D pada saat penabuh aktif, yaitu: Q+ = D. Perubahan itu terjadi hanya apabila sinyal penabuh dibuat berlogika 1 (CP=1) dan tentunya akan terjadi sesudah selang waktu tertentu, yaitu selama tundaan waktu pada flip-flop itu. Bila masukan D berubah selagi CP = 0, maka Q tidak akan terpengaruh.

Clk            D	Q              Q
0                x 1                0 1                1	Q               Q 0                1 Q                Q

Gambar 2.4 Flip- flop D & Tabel Kebenaran

Keadaan Q selama CP= 0 adalah keadaan masukan D tepat sebelum CP berubah menjadi 0. Dikatakan keadaan keluaran Q dipalang (latched) pada keadaan D saat perubahan CP dari aktif ke tak-aktif.

4.      T flip- flop

      Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap ada sinyal pemicu (trigger) pada masukannya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya.

Jika keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari scalar toggle/pasak). Flip-flop T dapat disusun dari satu flip-flop RS dan dua gerbang AND.

B.     Register

         Register merupkan alat untuk menyimpan data informasi. Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data dan informasi. Register tidak lain adalah alat untuk menyimpan data yang dapat berupa satu flip-flop atau beberapa flip- flop yang digabungkan menjadi satu.

         Register yang paling sederhana hanya terdiri dari satu bit bilangan biner saja yaitu 1 dan 0. Oleh karena itu untuk menyimpan data yang terdiri dari empat bit bilangan biner diperlukan flip- flop sebanyak empat buah.

            Sebuah register terdiri sekelompok flip-flop. Setiap flip-flop mampu menyimpan satu bit informasi. Sebuah n-bit register berisi sekelompok n flip-flop yang mampu menyimpan n bit informasi biner. Selain flip-flop, register dapat memiliki gate-gate kombinasional yang melakukan tugas pemrosesan data tertentu.

         Dalam definisi yang lebih luas, sebuah register terdiri dari sekelompok flip-flop dan gate yang mempengaruhi transisinya. Flip-flop memegang informasi biner dan gate menentukan bagaimana informasi ditransfer ke dalam register.

C.    Counter

         Sebuah counter secara esensial adalah sebuah register yang melalui urutan state yang ditetapkan sebelumnya. Gate-gate dalam counter dihubungkan untuk menghasilkan urutan state-state biner yang ditentukan.

      Counter tersedia dalam dua kategori, yaitu ripple counter dan synchronous counter. Dalam ripple counter, transisi output flip-flop bertindak sebagai source untuk pemicuan flip-flop yang lain. Dengan kata lain, input C dari beberapa atau semua flip-flop dipicu bukan oleh pulsa clock, tetapi oleh transisi yang terjadi dalam output flip-flop yang lain. Dalam sebuah synchronous counter, input C dari semua flip-flop menerima clock.

      Sebuah binary ripple counter terdiri dari sebuah koneksi dari flip-flop yang mengkomplemenkan, dengan output setiap flip-flop dihubungkan dengan input C dari flip-flop berikutnya pada orde yang lebih tinggi. Flip-flop yang memegang bit yang paling kurang signifikan menerima pulsa count yang datang. Sebuah flip-flop yang mengkomplemenkan dapat diperoleh dari sebuah JK flip-flop dengan input J dan K disatukan atau dari sebuah flip-flop T. Kemungkinan yang lain adalah menggunakan flip-flop D dengan output komplemen dihubungkan dengan input D. Dalam cara ini, input D adalah komplemen dari present state dan pulsa clock berikutnya akan menyebabkan flip-flop menjadi komplemen.

BAB III

METODOLOGI PERCOBAAN

A.    Alat dan Bahan

Alat dan bahan yang digunakan dalam percobaan ini adalah:

1.      IC 7400 dan IC 7473

2.      Catu daya

3.      Papan rangkaian

4.      Kabel jumper

B.     Prosedur Percobaan

1.      Flip- flop RS, D dan JK

a.       Menyusun rangkaian flip- flop RS dan D dengan menggunakan IC 7400 dan flip- flop JK dengan menggunakan IC 7473.

b.      Mengamati sifat- sifat flip- flop RS, D dan JK pada saat rangkaian tersambung dengan catu daya.

c.       Membandingkan sifat- sifat flio- flop dengan tabel kebenaran.

2.      Binary up-Counter

a.       Menyusun rangkaian pencacah maju dan pencacah mundur tak sinkron.

b.      Mengamati dan menguji tabel kebenaran.

BAB IV

HASIL DAN PEMBAHASAN

A.    Hasil

1.      Simbol dan Tabel kebenaran

a.       Flip- flop SR

S             R	Q           Q
0             0  0             1  1             0   1             1	1             1 1             0 0             1 Q            Q

Gambar 4.1 Simbol & Tabel Kebenaran FF SR

b.      Flip- flop D

Clk            D	Q              Q
0                x 1                0 1                1	Q               Q 0                1 Q                Q

Gambar 4.2 Simbol & Tabel Kebenaran FF D

c.       Pencacah mundur tak sinkron

Gambar 4.3 Pencacah Mundur Tak Sinkron

Qa	Qb	Qc	Qc
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0	1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0	1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Gambar 4.4 Tabel Kebenaran Pencacah Mundur Tak Sinkron

2.      Gambar

a.       Flip- flop SR

Gambar 4.5 Rangkain Flip- flop SR

                a                                                              b

                c                                                                d

Gambar 4.6 Keluaran FF SR dengan masukan (a) S=0 & R=0, (b) S=0 & R= 1,

(c) S=1 & R=0 dan (d) S=1 & R=1

b.      Flip- flop D

Gambar 4.7 Rangkaian flip- flop D

  a.                                                            b.

                                                                 c.

Gambar 4.8 Keluaran FF D Dengan Masukan (a) D=0 & clok=0,

(b) D=0 & clok=1 dan (c) D=1 & clok=1

c.       Pencacah mundur tak sinkron

Gambar 4.9 Rangkaian Pencacah Mundur Tak Sinkron

B.     Pembahasan

      Pada percobaan flip-flop menggunakan IC 7400 untuk menyusun rangkaian flip-flop SR, dan flip-flop D dari gerbang NAND. Setelah melakukan percobaan,  hasil yang didapatkan menyatakan bahwa keluaran dari rangkaian flip-flop SR dan flip-flop D sesuai dengan tabel kebenaran yang ada. Akan tetapi pada rangkaian flip-flop JK tidak akan berhasil apabila menggunakan IC 7400, maka oleh karena itu percobaan untuk flip- flop JK menggunakan IC 7473, tetapi hasilnya juga tidak sesuai dengan tabel kebenaran.

      Pada percobaan pencacah mundur tak sinkron, rangkaiannya disususn dari rangkaian flip-flop JK yaitu dengan menggunakan IC 7473. Setelah percobaan, hasil yang didapat sesuai dengan tabel kebenaran yang ada (menghitung mundur).

      Pada percobaan ini ada beberapa rangkaian yang tidak dapat terbaca atau bahkan tidak sesuai dengan tabel kebenaran yang merupakan acuan untuk menyesuaikan sifat- sifat dasar dari sebuah flip- flop. Hal ini mungkin disebabkan karena komponen-komponen yang digunakan sudah tidak layak dan juga karena kesalahan dalam menyusun rangkaian.

BAB V

PENUTUP

A.    Kesimpulan

         Dari percobaan dapat disimpulkan bahwa:

1.      Pada rangkaian flip- flop disusun dengan menggunakan IC 7400.

2.      Pada rangkaian pencacah mundur tak sinkron menggunakan IC 7473.

3.      Hasil keluaran yang dihasilkan rangkaian flip- flop sesuai dengan tabel kebenaran kecuali pada FF Jk.

B.     Saran

1.      Asisten

a.       Sebaiknya asisten menjelaskan terlebih dahulu konsep dan tujuan percobaan.

b.      Sebaiknya asisten lebih memperhatikan dan menuntun pratikan dengan baik.

2.      Praktikan

a.       Sebaiknya praktikan memahami terlebih dahulu tujuan percobaan.

b.      Sebaiknya praktikan lebih memperhatikan praktikum yang dilakukan.

c.       Sebaiknya praktikan serius dan teliti dalam melakukan praktikum.

3.      Laboratorium

a.       Sebaiknya kebersihan dan kenyamanan dalam laboratorium tetap dijaga dan ditingkatkan.

DAFTAR PUSTAKA

Anonim, 2011. Flip-flop. http://id.wikipedia.org/wiki/Flip-flop. diakses pada 11 Maret 2011, Makassar.

Anonim, 2011. Register & Counter(terjemahan). http://www.google.com/register & counter. diakses pada 13 Maret 2011, Makassar.